涵盖 RTL 设计（Verilog/VHDL）、时序收敛、时钟域跨越、上层综合（HLS）和验证的 FPGA 开发模式。既包括传统 HDL，也包括现代 HLS 方法。若提到 ", " 时使用。
本页属于 OpenClaw Skills 学习体系，覆盖技能安装、分类导航与实战链接。