涵蓋 RTL 設計（Verilog/VHDL）、時序收斂、時鐘域跨越、上層綜合（HLS）與驗證的 FPGA 開發範式。包含傳統 HDL 與現代 HLS 方法。若提到 ", " 時使用。
本頁屬於 OpenClaw Skills 學習體系，涵蓋技能安裝、分類導覽與實戰連結。