IEEE 1800 規格に準拠した高度な Verilog と SystemVerilog の知識。合成可能な RTL コードを、合成に適したコーディングスタイルと構成で生成します。
このページは OpenClaw Skills 学習ハブの一部で、導入手順・カテゴリ導線・実践リンクを提供します。