遵循 IEEE 1800 标准的专家级 Verilog 与 SystemVerilog 知识。生成可综合的 RTL 代码，并采用对综合友好的编码风格和构造。
本页属于 OpenClaw Skills 学习体系，覆盖技能安装、分类导航与实战链接。