遵循 IEEE 1800 標準的專家級 Verilog 與 SystemVerilog 知識。產生可綜合的 RTL 程式碼，並採用對綜合友善的程式碼風格與構造。
本頁屬於 OpenClaw Skills 學習體系，涵蓋技能安裝、分類導覽與實戰連結。